电子行业点评：空间微缩到时间微缩：韬定律开启半导体新路径

事件： 　　2026年5月25日，在2026国际电路与系统研讨会上，华为公司董事、半导体业务部总裁何庭波发表题为“半导体新路径探索与实践”主题演讲，正式发布“韬定律”。 　　摩尔定律→韬定律，空间微缩→时间微缩，核心收益均指向降低时间常数τ。在电路理论中，τ代表信号从一种状态到另一种状态所需时间。τ越小，计算效率越高。摩尔定律过去主要通过缩小晶体管尺寸，缩短信号传输路径来压缩τ。而在先进制程成本上升、几何微缩边际收益趋弱的背景下，华为提出的韬定律从空间微缩转向时间微缩，通过器件、电路、芯片、系统多层级协同，持续压缩计算、存储、互联和同步过程中的时间损耗。 　　韬定律本质上是几何微缩红利趋缓、先进节点成本上升背景下新的系统级性能提升路径，有望率先在端侧芯片设计、AI算力系统中验证和演进。韬定律并非否定先进制程，而是将先进制程从唯一主线扩展为降低τ的多种手段之一，先进封装、光互联、存储融合和系统总线等环节的重要性同步提升。当前AI集群瓶颈已从单芯片峰值算力，逐步转向存储访问、芯片互联、机柜通信和系统同步效率。华为韬定律提出的Unified Bus、Hi-ONE近封装光互联及3D Folding，核心均指向降低AI系统中的数据搬运和通信等待时间，使多芯片、多机柜系统更接近“System-as-One-Chip”。这意味着国产AI算力竞争将从单卡性能比拼，进一步升级为超节点、整机柜和集群级有效算力比拼。 　　产业链领域，建议重视以下环节： 　　①先进封装：LogicFolding已经在Kirin2026中进入硅片验证，封装由传统的连接和保护功能转换为直接参与性能提升。混合键合设备、TSV微缩、晶圆级键合、对准/量测检测环节有望受益。 　　②高速光互连：Hi-ONE将SerDes电传输距离从约100cm缩短到约5cm，同时把panel-to-panel传输距离从小于1米扩展到100米。NPO、CPO等具备增量空间。 　　③ EDA：LogicFolding要求多个堆叠Die视为一个连续设计芯片，三维布局布线、跨die时序收敛、热/电/信号完整性仿真有望成为新技术路线下关键点工具。 　　风险提示：技术迭代不及预期的风险；地缘政治风险等。