🧭 先看这份研报的核心结论

IT服务Ⅱ所涉AI半导体链条正从尺寸缩小转向“时间缩微”，3D逻辑折叠、系统级封装与ALD设备成为新景气抓手。

📌 核心要点

7nm以下面积缩微逼近物理瓶颈，性能提升路径转向全栈降τ优化。

3D逻辑折叠已出现量产验证，集成度、能效和主频均较传统2D明显改善。

系统3D封装带动检测与ALD需求上升，设备环节国产替代空间被放大。

💡 为什么需要继续看

这篇研报把AI算力升级的核心矛盾，从先进制程竞争转到3D集成与互连效率提升。

它直接指出后续景气可能传导到封装、量测和ALD设备，不只是停留在芯片设计层。

⚠️ 风险提示

若AI算力投资放缓，3D封装、检测和ALD扩产节奏可能低于预期。

若3D键合良率、热管理或EDA工具突破偏慢，新范式落地会被拖延。

# 关键词

韬定律 逻辑折叠 系统3D封装 混合键合 ALD设备 国产替代

📊 关键数据

全球ALD市场规模

47亿→132亿美元

2025至2035年，CAGR为10.9%

晶体管密度

155→238 MTr/mm²

Kirin 2026相对传统2D的量产验证结果

SoC性能核能效

提升41%

Kirin 2026测试结果，同时最高主频提升近13%

3D封装互连密度

提升两个数量级

相较2.5D，I/O密度达到10^5至10^6每平方毫米

📌 接下来重点跟踪什么

跟踪3D逻辑折叠后续流片、量产良率和主频提升兑现情况。

跟踪系统3D封装在混合键合、背面供电和检测环节的设备导入节奏。

跟踪ALD设备市场扩容速度及国内厂商在先进节点的突破进展。

📄 研报内容摘录

IT服务Ⅱ所涉AI半导体链条正从尺寸缩小转向“时间缩微”，3D逻辑折叠、系统级封装与ALD设备成为新景气抓手。；7nm以下面积缩微逼近物理瓶颈，性能提升路径转向全栈降τ优化。